TS. John Nguyễn
Tóm tắt:
- Hơn hai mươi năm kinh nghiệm với tư cách là kỹ sư xác minh và thiết kế ASIC/FPGA làm việc với Giao thức giao diện máy tính, Xử lý tín hiệu số và các ứng dụng truyền thông kỹ thuật số.
- Kinh nghiệm làm việc trong thiết kế kiến trúc vi mô, mã hóa RTL, tổng hợp, phân tích thời gian tĩnh và PNR.
- Kinh nghiệm làm việc về mô phỏng và xác minh chip bằng Verilog, ModelSim và
- Có động lực cao, sáng tạo, làm việc theo nhóm, có khả năng giao tiếp cá nhân xuất sắc
- Làm việc chăm chỉ, đáng tin cậy, tận tâm với tính chuyên nghiệp và có thể đảm nhiệm nhiều nhiệm vụ
- Phân tích và giải quyết vấn đề xuất sắc
- Đã cung cấp năm sản phẩm thành công.
- Hoạt động trên PCI và PCIe
- Hoạt động trên bộ nhớ SRAM, DRAM, SDRAM và DDR2
- Đã hoạt động trên NAND, FLASH và MRAM
- Có kinh nghiệm với Xilinx Spartan
- Tích hợp Matlab với ModelSim để mô phỏng hiệu suất BER trong truyền thông số
- Thiết kế FPGA với nhiều xung nhịp
- Đã làm việc với Kiến trúc sư hệ thống để chuyển đổi thiết kế khái niệm Matlab sang triển khai phần cứng để đạt được hiệu suất tốc độ.
Kinh nghiệm chuyên môn:
Kỹ sư thiết kế FPGA
Analog Inference, Inc., Santa Clara, CA
Tháng 7 năm 2021– Hiện tại
- Thiết kế và triển khai bộ điều khiển bộ nhớ
- Thiết kế và triển khai thử nghiệm nền tảng FPGA
- Xác minh hệ thống của mô-đun bộ nhớ nhúng
- Viết mô hình Verilog hành vi cho khách hàng
Kỹ sư thiết kế MTS
Crossbar, Inc., Santa Clara, CA
Tháng 11 năm 2014 – Tháng 7 năm 2021
- Thiết kế và triển khai RRAM
- Thiết kế và triển khai thử nghiệm trên nền tảng FPGA cho RRAM
- Thiết kế vật lý sử dụng Cadence Encounter 1
- Xác thực hệ thống của RRAM được nhúng
- Thực hiện viết mô hình Verilog hành vi cho khách hàng
Sr. ASIC Design Engineer
Crocus Technology, Inc., Santa Clara, CA
Tháng 1 năm 2013 – Tháng 11 năm 2014
- Thiết kế và triển khai MRAM thử nghiệm
- Thiết kế và triển khai bài kiểm tra MLU-MiP
- Thiết kế và triển khai 1 demo Box với Android
- Thiết kế và xác thực với thẻ thông minh ISO7816
- Xác minh của thẻ thông mình với giao tiếp hệ điều hành Android
- Viết bảng thử nghiệm hệ thống bằng Verilog
- Gỡ lỗi nền tảng FPGA sử dụng Chipscope
Sr. FPGA Design Engineer
SanDisk Corp., Milpitas, CA
Tháng 1 năm 2012 – Tháng 12 năm 2012
- Thiết kế và triển khai giao thức bus NAND
- Thiết kế và triển khai với ATBU
- Thiết kế và xác minh với các chuẩn USB2, SRAM, và DDR2
- Thiết kế và xác minh RTL
- Tổng hợp Chip và phân tích thời gian
- Mô phỏng và xác thực sử dụng ModelSim và Chipscope.
- Thực hiện địa điểm & tuyến đường trên dòng FPGA Xilinx Spartan bằng Xilinx ISE xx
- Mã hóa các mô-đun kiểm tra hành vi để mô phỏng và xác thực
Kỹ sư FPGA Design Engineer
AAE Systems Inc., Sunnyvale, CA
Tháng 12 năm 2002 – Tháng 11 năm 2011
- Implemented and verified a CPFSK modem with a Viterbi Triển khai và xác thực modem CPFSK với thuật toán Viterbi.
- Micro architecture design and RTL Thiết kế kiến trúc vi mô và mã hóa RTL.
- Mô-đun hành vi mã hóa để mô phỏng và xác minh
- Chạy chip tổng hợp và phân tích thời gian.
- Mô phỏng hệ thống và xác thực sử dụng ModelSim SE và Matlab
- Thực hiện địa điểm và tuyến đường trên FPGA Xilinx Spartan 3 & 6 bằng Xilinx ISE 1.
- Chuyển đổi thiết kế khái niệm Matlab của Kiến trúc sư hệ thống thành mã RTL có thể triển khai FPGA đạt được các yêu cầu về thời gian và kích thước.
FPGA Design Engineer
ComTier Inc., Sunnyvale, CA
Tháng 4 năm 2001 – Tháng 9 năm 2002
- Thiết kế kiến trúc vi mô và RTL
- Thiết kế logic, mã hóa RTL, tổng hợp và xác định thời gian
- Viết và duy trì các Script tổng hợp
- Tích hợp và xác minh các mô-đun phụ và toàn bộ chip
- Chặn và gỡ lỗi toàn bộ chip và xác thực
- Mã hóa các mô-đun hành vi cho hệ thống
- Viết bảng kiểm tra bằng C, Matlab và Perl
ASIC Design Engineer
Advanced Micro Devices, Sunnyvale, CA
Tháng 6 năm 1999 – Tháng 4 năm 2001
- Thiết kế logic, mã hóa RTL hành vi, tổng hợp và định thời
- Viết và duy trì tổng hợp
- Tích hợp và xác minh các mô-đun phụ và toàn bộ chip
- Chặn và gỡ lỗi toàn bộ chip và
- Mã hóa các mô-đun hành vi cho hệ thống
- Viết testbenches bằng C, Matlab và Perl
Thông tin học vấn:
Cử nhân Khoa học Kỹ thuật Điện – Chuyên ngành Khoa học Máy tính năm 1998
Sacramento State University
Đào tạo Synopsys và Dịch vụ đào tạo
- Mô hình Verilog cơ bản với Hội thảo VCS
- Chip Synthesis Workshop
- Mô hình Hội thảo Verilog nâng cao
- Hội thảo VERA
- Verilog Coding Styles for RTL Synthesis Workshop Các kiểu mã hóa Verilog cho Hội thảo RTL Synthesis
- Module Compiler Workshop Hội thảo biên dịch mo-đun
Tài liệu tham khảo: Có sẵn theo yêu cầu